Checkliste für das Layout

  • 1.1 Die Layoutinformationen in den Datasheets der ICs wurden beachtet. Tipp
  • 1.2 Im ERC sind keine warnings und errors vorhanden.
  • 1.3 Noch vorhandene warnings und errors des DRC sind plausibel.
  • 2.1 Leitungslänge zwischen Entkoppelkondensatoren und den zu entkoppelnden ICs sind minimal (ca 2-3 mm). Tipps
  • 2.2 Quarz und dessen benötigte Kondensatoren sind nahe am Mikrocontroller verbaut (ca. 2-3 mm).
  • 2.3 Beim Quarz ist je eine Masse-Insel auf Ober- und Unterseite vorgesehen, bzw. dort verlaufen keine Leistungs- oder Digitalsignale. Die Masse-Inseln sind mit einem Via verbunden.

Relevant bei Leistungstransistoren, Motorsteuerung, DCDC, WLAN, Bluetooth, aktiver Funk.

  • 3.1 Schaltende Elemente, Analog-Digital-Wandlung und Mikrocontroller sind räumlich getrennt.
  • 3.2 Unter den schaltenden Elementen verlaufen keine Analog- und Digitalsignale.
  • 3.3 Unter den schaltenden Elementen ist eine Masseinsel vorgesehen.
  • 3.4 Benötigte passive Elemente (z.B. Glättungskondensatoren) sind mit sehr kurzen Leiterbahnen angeschlossen.
  • 3.5 Benötigte passive Elemente, Anschlüsse und Masserverlauf wurden aus Datasheets übernommen.
  • 4.1 Breite der Leitungen sind der Stromlast angepasst (relevant für Ströme >1A).
  • 4.2 Es wurden nur runde, achteckige und viereckige Pads genutzt, also keine länglichen (shape=long).
  • 4.3 Bei sich erhitzenden Komponenten ist eine beidseitige Abführung von GND mit Vias verbunden.
  • 5.1 Es wurden keine Werte (tValues, bValues) als Text dargestellt.
  • 5.2 Der Text hat die gleiche Schriftgröße. Empfohlen ist: Size 0.7mm, Thickness: 0.1mm). Tipp
  • 5.3 Der verwendete Text wurde durchgehend als Vektorschrift definiert.
  • 5.4 Der Text ist ausgerichtet und wird weder über Vias und Löcher noch über Lotaugen geführt. Tipp
  • 5.5 Die Platine ist mit Semester, Jahr und Gruppe bezeichnet, z.B. 18WS_Pj09_Jukebox.
  • 5.6 Richtungsanzeigen bei Chips werden aufgedruckt.
  • 6.1 Es werden nur Verbindungen in 45° Winkel-Abstufungen genutzt. Tipp
  • 6.2 keine Verbindung läuft im spitzen Winkel zu. Tipp
  • 6.3 Es wird bei komplexeren Layouts Manhattan-Rounting genutzt. Einfache Layouts sind einseitig ausgeführt.
  • 7.1 Alle AGND, PGND und GND-Flächen müssen jeweils miteinander verbunden sein.
  • 7.2 Zwischen den verschiedenen Massen gibt es jeweils nur eine Verbindung (über Solderjumper).
  • 7.3 Die Verbindungen sind so zu zeichnen, dass möglichst viel Masseflächen entstehen (Bilden von Bussystemen).
  • 8.1 Abmaße der Platine sind möglichst klein.
  • 8.2 Abmaße der Platine entsprechen dem vorgegeben MEXLE2020-Raster (1", 2.1", 3.2", 4.3").
  • 8.3 Komponenten liegen auf einem eagle Raster in 25 bzw. 5 mil. Tipp
  • 8.4 Die Komponenten sind strukturiert ausgerichtet.
  • 8.5 Die Schnittstellen sind bzgl. Gehäuse und Umgebung korrekt positioniert.
  • 8.6 Es wurden die Größen (Geometrie) und Keepouts (Layer 39+40) der Komponenten beachtet.